CN0369 低相位噪声的鼎新锁相环频率关成器

发布时间:171 阅读次数:171

  CN0369 本电道领受EVAL-CN0369-SDPZ电路板、 EV”-ADF4355-2SD1Z评估板和ADL5801- EVALZ评估板。两片EVAL-SDP-CS1Z编制示范平台(SDP-S)板配关EVAL-CN0369-SDPZ电途板和EV-ADF4355-2SD1Z评估板运用。这两片板具有120引脚的对接接续器,救援;速速竣工?建筑并“评估!电途功:能。连接到EVAL-。CN0369-SDPZ电道板的SDP-S板配闭整数。N分频评估软件利用,以对ADF4002片内存放器举办编程。 相联到EV-ADF4355-2SD1Z板的SDP-S板协作ADF4355-2评估软件应用,以对ADF4355-2片内寄存器举行编程。 如需博得EVAl-CN0369-SDPZ板的全套文档,包含真理图、构造文件?和,物料清单,请参阅CN-0369陈设救援包。 开始:运用 有关软件安设和实验建设,请参阅EVAL-CN0369-:SDPZ用户指南(UG-806)。 制造要求 必要以下创造: 带U”SB。端口且运行Windows® XP、Windows Vista(32位)或Windows 7(32位”)的PC EVAL-CN0369-SDPZ电路评估板 EV-ADF4355-2SD1Z 评估板 两片 EVAL-SDP-CS1Z SDP-S板 Integer-N v7和ADF4355评估软件 电源:5 V、5.5 V和12 V 两个RF暗记源(R&S SMA100或同等器件) 频谱会意仪(Agilent FSUP或一概筑筑) TTE 400 MHz低通滤波器(或划一器件) M!ini Circuits 100 MHz低通滤波器(或整齐器件) 机能框图 功能框图拜访图1。尝试,筑造的框图,如图9所“示。   图、9.尝试建立。框图   建设与考试 修造建立后,利用准则RF测验步骤测量电路的相位噪声和相位发抖。   !图10.EVAL-CN0369-SDPZ PCB照片   在规范PLL和VCO频率合成器编制中,低相位噪声平常是厉重主,意。PLL的相位噪声可用两个分量来描画:一个是平坦;噪声分量,即所谓“PLL品。格因数 (FO。M);另一个是1/f噪声曲线/f或闪耀噪声。 PLL噪底PNTOT1由下式给出: 个中: P,NSYNTH为频率关成器。FOM,是器件”特定、的。 N!为PL”L所。用的分;频比。 fP、FD:为鉴频鉴!相?器的?频率。 N值为。1的P:LL的噪底为 10log10(fPF、D). PLL 1/f,噪声PNTOT2由下式给“出: 个中: PN1/f为数据手册中相敷衍输出RF频率偏移10 kHz时的PLL 1/f噪声(归一化到1 GHz输出)。 fRF为输出RF?频率。 PLL总噪声PNTOT由下式?给出: 此,等式证明噪声源以和方根格:式相加;是以,总噪声以较大噪声源”为主。 N值过度低的PLL,其相位噪声以PLL 1/f噪声为主。 转变环途频率合成器依照N分频器值解耦、所需、的通路距离,从而优化PLL的?相位噪声。在这个改动环途频率!合成器:例子中,N =、 1。 图1中的蜕变环途频率合成器将较高频率4.8 GHz至5.2 GHz VCO锁定至100 MHz fREF旗号。 ADL5801 混频器和LO协同奉行此PLL的分频机能。 L,O在反馈环道中,ADF4002 PLL的平均方,程变为: 其中N和R分辨为N和R分频器值(本电道中,R = 、1且N =: 1) 是以,输出频率为: ADF4355-2 小数N分不时率关成器 本电途中的 ADF4355-2为变更环途需要参考频率 (fREF),如图2所示。 图2. ADF4355-2和环途滤波器   ADF4355-;2是一款集成VCO的宽带频率合成器,需要55 MHz到4400 MHz的输出频率范围。ADF4355-、2利用!38位高阔别率模数,可能完成尽头细腻的频率分离率,无频率,残差。本电途中的ADF4355-2运用50 MHz的PFD?和100 ;kH”z的环路带宽。捉弄“ADI公司的ADIsimPLL用具来摆布和仿线涌现了ADIsimPLL仿线 kHz的环途带宽 (LBW) 足以让ADF4355-2收工所需的缜密频率调谐。 图3. ADF4355-2仿、线 MH”z时),来自AD、Is:imP:L:L   ”本支配中的ADF4355-2以6400 MHz的内中VCO频率工作。该高VCO频率用最大分频值64分频后,发作100 、MHz RF输出频率。在VCO输出端加添一个分频器可鼎新相位噪”声功能,每2分频前进6 dB。分频后的VCO输出包括分频经过固有的谐波。在ADF“4355-2的RF输出端插入,一个,100 M?Hz低通滤波器以滤除这些谐波。 偏移10 kHz”时,仿线 dB!c。将就“此改动环路,ADF4355-2是首选参考器件,由来其具有极度低的相位噪声和很是精细的输出频率判袂率。 图4暴露了在 EV-ADF4355-2SD1Z” RFOUTA获得的相位噪声曲线鼎新环途频,率合成器 ADF4002 为改动环路频率合成器,以100 MHz的高PFD频率和最小N = 1义务。以高PFD频率做事可镌汰参考杂散并颓丧N值,从而消浸相位噪声。为取得更好、的杂散机能,更始环路:频率关成器运用整数N分频PLL掌握,而不是小数N分频。ADF4002知足整数N分频把握、低最小:N值和!优良相位噪声、功能的苦:求。细腻调谐由参考源”供”给,故无需小数N分频。本电道中,ADF4002的RF输入由 ADL5801 混频器的100 MHz IF输出;驱动。 ADF4002里面电荷泵的电源电压为5 V。然而,许多?宽带VCO乞求最高18 V的:调谐电压。驱动9.6 、GHz至”10.8 GHz VCO需要2 V至”12 V的调谐电压。为此,必要使用有源环”道滤波器。有源滤;波器将ADF;4002的输出调谐范?围乘以运算伸张器的增益。 ADF4002救援可编程电荷泵电流性格,用户可以在不变更“物理元件的境遇下矫、正环路滤波器动静特征。本电途中,LBW为1 MH;z,运用;的电荷“泵电流为5 mA。若要消极?或提高LBW,能够矫正电荷泵电流,而无需实际变动环道滤波器元”件。 接纳AD8065构修有源滤波器 运算扩大器 AD8065 具有24 V;电源电压范畴、大抵145 MHz的增益带、宽积 (GBP) 和低噪声特质 (7 nV/√Hz)。这些性情使。它成为有源滤波器的理想选择。应付本操纵,12 V电源电压用于AD8065即足以提供所需的输出摆幅。 对于大多数PLL运用,相位裕量提议开发为45°至55°,以便维持坚忍的环途并使设备岁月最短。在有源环途滤波器中(即环道滤波器中有一个运算扩大器),有一个异常的极点出现在运算扩充器的单位增益频率(或增益带宽积)处。此额外极点会”带来出格的相位滞后;因此,遵循极点的频率,它能够:会使环路变得不安稳。 GBP与LBW的比值越大,相位滞后”越!少。例如,依照表1所;示,GBP/LBW比值为10时,相位裕量消极5.7°。假若GBP/L、BW比值过低,相位裕量也会变得过低,导致环途“不褂讪。 表1. 相位滞、后与。GBP:LBW比的,相干 GBP。/LBW 比 特别相位滞后 (°) 5 :(譬喻:GBP ;= 。1 M;Hz, LB。W =; 200 !kHz、)。 11.3 ;10 ”5.7 :20 2.9 此电途利用。1 MHz; L“BW;以是,AD8065的145 MHz ;GB”P引起、的相位滞后、可轻视不:计 (?GBP/LBW = 145)。 AD8065还充当一个缓冲器,用以下降VCO输入电容?的熏陶。 HMC512 VC”O ADF4002 PLL将100 MHz参考频率锁定至HMC512 VCO频率。HMC512 的紧急频率界限为9.6 GHz至10.8 G“Hz。本电途中,RFOU。T/2用于输出旗号 (fOUT) 以及反馈到混频器的”RF密码。RF输出 (fOUT) 和混频器之间须要高反向间隔功能,以使LO到RF透露最小。拣选一。个带、半频率输出、的。VC?O。 宽环途滤。波器带宽会让环途滤波器带“宽内的!高频。VCO噪声阅历。在环路滤波器、带宽以外,VCO噪,声占主导名望。因而,为完工该电路的低相位噪声优势,一定行;使低噪“声VCO。HM“C512在。100 kHz、时的噪声低至−110 dBc/Hz,并具有半频、率输出,以是。它是理思的VC”O挑选,适合本。电途中、发作5.0 GHz至5.4 GH“z输出的需要。 本振和ADL5801混频器 更改环:途的混频器选择必要满意如下仰求: 在所需频率范围中职分 LO功率秤谌与LO源成婚 高RF至LO绝交度 低噪?声系数 ADL5801 知足上述苦求。 图5表现了ADL5801混频器和本振的框图。平居而言,诸如ADL5801(10 MHz至6000 MHz)之类的有源混频器可提供所需的宽带应用、35 dB至40 dB的端口间隔?离,并支持−6 dBm至0 dBm的类型LO驱动。LO流:露会”低落输”出密码的频谱纯度。低LO驱动加上端口间隔离可、使LO到RF和LO到IF泄漏最小。 图5. ADL5801混频器LO输入   本振需”要100 MHz步长的:输出频率粗调”本能,其相位噪声特别,低。凑合本电途评估,LO本能由R&S SMA100等职责台旗号爆发器提供。 更改环,路操纵与性能 此改良环途的主”题是EVAL-CN0369-SDP?Z板。图6所、示为E,VA、L;-CN0369-SDPZ的框图,其采:取A。DF4002 PLL、AD8065有源环途滤波器和HMC512 VCO。有源环;途滤波器的组成元件如此图所示。 ADIsimPLL 用来设计该有源环路滤波器。 图6. EVAL-CN0369-SDPZ框图   ADIsimPLL软件还用来操纵改造环途PLL的环途滤波器。 愚弄ADIsimPLL安放更动环途的最爽快手腕是用等效VCO代!替VCO/混频。器/滤波器模块。要是所用VCO玩弄KV = 150 MHz/V将频率从5.0 ”GHz调谐到“5.4 GH”z,况且用:户将其与?4.9 G、Hz至?5.3 ?GH?z本振混,频,则PLL看到的是VCO诈欺KV = 150 MHz/V将频率从400 MHz调谐到100 MHz。 图7展现了A?DIsimPLL仿毕竟位噪声及:对应的原理图(利用ADF4002),况且教导PLL环途锁定在100 M,Hz,相位”噪底增,幅极小。 图7. ADIsimPLL原因图及仿,线 PLL   改进环途:实测相位噪声真相与孤独PLL 愚弄图1所示兴办,fOUT rms震颤勘测终于小于50 fs,如表2所示。 在表。2中,fREF是EVAL-CN0369-SDPZ的参考“输入,来自、ADF!4255-2评估板。fREF?为改进环:途供!应精调。本振为ADL。5801-EVALZ混频器。评估板的LO,为转变环路供给粗调。fOUT,为!ADL5801-EVALZ混频器评估板:的LO,为更始,环途供、给粗”调。fOUT为来“自E。VAL-CN?0369-SDPZ的VCO/2 RF输出。 表2. 图1所示改动环途PLL的相位噪声; fREF (MHz) 本振(MHz) fOUT 。频率 (MHz) f。OUT RMS 发抖(fs) 100.00 ?5300.00 ?5400.00 43 100.00 5200.00 5300.00 ?39 “100.00 ;5100.00 5200.00 ;43 ,101.01 :5100.00 !5201.11 ;43 ”图“8为来自“变革、环路的“fOU、T的相。位噪!声曲线。为表示转!换;环路的粗。糙调谐性、能,图8中利用的参考 (fREF) 输入为101.011 “MHz。 图8中的fOUT rms颤栗勘察真相小于39 fs(从1 kHz积分到30 M、H”z)。 图8. 更改。环道fOUT的相位图   ADF4355-2用作孤,单PLL来发作肖似的频率时,fOUT rms抖动勘测毕竟在200 :fs到250 fs之间,如表,3所示。 看待表、3所、示数据,fR”EF :为E;V-AD;F4355-2SD1Z评估板、的低噪声R”EFIN;源。fOUT为EV-ADF4355-2SD1Z的RFOUTA(+)。RFOUTA(−) 络续到一个;50 “Ω端接电阻。 表3. 基于ADF4355-;2的“独处PLL!的相位?噪声 fREF (MHz) fOUT 频率 (MHz) fOUT RMS 颤动 (fs) 100.00 5400.00 202 100.00 5300.00 220 100.00 “5200.00 243 100.00 5201.11 ;222 CN!0369 低!相“位噪声”的变更锁、相环频率?关成器 低相位噪声的改造锁相环频率!合成:器 CN0369 低相位噪声的变更锁相环频率合成器 Analog Devices 图1所示电途框图是一个低相位噪声变革环道频率合成器(也称为偏移环途)。此电途将ADF4002 锁相环 (PLL) 的较低100 MHz参考频率更动到5.0 GHz至5.4 GHz的较:高频率范围,后一频率由本振 (LO) 频率决计。 图1. 转换环路频率合成器框图   与仅回收PLL的频率关成器比较,变更环道频?率关成器的相位噪声特别低 (